한걸음씩 나아가는 블로그

반도체는 여러 소자와 물질들을 Wafer위에 쌓아서 만든다.

P-MOS와 N-MOS를 배웠다면, 두가지 모두 P-Substrate(P-type Wafer)위에 만든다는 사실을 알고 있을 것이다.

N-MOS의 경우, n+ 도핑을 할 것이기 때문에 P-Substrate위에 만드는게 타당해 보인다. 그러나 P-MOS의 경우 n-well을 만들어 준 뒤, 그 위에 p+ 도핑을 한다. 웬지 번거로워 보여서 왜 그런것인지 의문이 생긴다.

사실, Wafer는 P-type과 N-type 두가지가 모두 존재한다. (+ 성장방법에 따라 100 110 111으로도 나뉜다) 

그렇다면, 왜 양산공정에서는 주로 P-Substrate만 사용하는 것일까? 

결론부터 말하자면, 전자와 양공의 이동속도 차이 때문이다. (전자의 이동속도는 양공의 2.7배정도다.)

P-MOS와 N-MOS의 경우, P-N 접합이 존재하지만 반도체로서 MOSFET에 기대하는 역할은 P-N 접합사이의 전류의 흐름이 아니라 

Source와 Drain 사이의 전류 흐름이다.

P-N 접합에서 전류가 흐르지 않게 하려면, 상대적으로 속도가 느린 양공을 다수캐리어로 갖는 P-type Substrate 를 사용하는 것이 유리하다. (이 때 소수캐리어는 전자)

전자와 양공의 속도 차이는 CMOS Transistor 에서 P-MOS와 N-MOS의 다수 캐리어 이동속도를 맞추기 위해

P-MOS가 N-MOS의 2.5~2.7배로 만들어지는 이유도 설명할 수 있다.  

반도체가 어떻게 설계되는지 그 흐름을 간단히 알아보자.

설계에서 가장 중요한 것은 simulation이다! , 웨이퍼로 설계한것을 만들었을 때 문제가 없을지 미리 검증하는 것

회로설계의 Flow다. 하나의 칩(반도체)가 개발되서 양산되는데 까지는 1년반 이상이 걸린다.

Design Flow

1. Architecture design (큰 그림을 그리는 과정 - 건축물로 보면 어떤 건축물을 지을지 구상) 

2. Block Specification define

(1과 2는 구상단계라고 볼 수 있다, spec확인)

3. Hand calculation simulation

CAD를 이용해 회로를 그린다.

4. Simulation

simulation을 할 때 중요한 것은 corner조건으로 simulation하는 것이다.

공정의 에칭,도핑등을 거치게 되면 조건을 일정하게 유지하기가 어렵다. 

플라즈마 가스의 상태, 온도, 도핑 농도의 차이 등을 조합해서 corner조건을 설정한다.

5, Layout (실제 도면- 평면도) - 트랜지스터마다 크기가 다른 것을 고려한다. 

웨이퍼를 위에서 보는 것처럼 그림을 그린다.

6. Post layout simulation 

 -- layout을 가지고 simulation하는 것

 -- 4번 simulation 단계는 transistor끼리 연결하는 connector 라인의 특성을 고려하지 않음 

 -- layout을 그리면 physical적인 차이가 생기는데 그것을 고려한 simulation을 한다.

 -- 이 단계 뒤에 어떤식으로 개발을 했는지 발표하는 Design Review를 한다. (Design Review는 공정 업무에서도 한다_일종의 품평회)

7. ESD(Electric static discharge) 검증 

- 정전기는 반도체의 기능을 못하게 만든다.

- 정전기로부터 반도체를 보호해야함 (보호하도록 설계)

8. Testability 검증

- Test할 조건을 잘 설정하는 것이 중요하다

- 회로가 타당한지 체크

9, Fabrication 

- 우리나라의 반도체 대기업은 웨이퍼를 직접 만들지는 않는다. (구입해서 사용)

- 반도체 만드는 공정 진행

10. Packaging & Package test

- QA(품질)

11. ESD(Electric static discharge) 및 신뢰성 검증

- 실제로 높은 전압을 흘려서 반도체가 버티는지 확인

12. Mass production 

- 양산이다!

요즘 공정 트렌드는 미세공정

7nm -> 4nm -> 3nm 도전중..! 

= channel의 길이가 짧아지고 트랜지스터의 크기가 줄어드는 중이다.

점점 metal이 얇아지면서 높은 전압을 가하면 line이 끊어지는 문제가 발생

크기를 줄이면서도 강한 transistor를 만들 수 있는 방법을 계속 찾아내야 할것이다.

MOSFET 모스펫 참 많이들 말한다. 반도체 산업에서 일하고 싶다면, 이것의 구조와 동작을 필수적으로 알아야한다.

그렇다면 왜 알아야하는가? 그 이유에 대해 알아보도록 하자.

MOSFET은 금속산화막반도체 전계효과트랜지스터의 약자로, 결과적으로 말하면, 트랜지스터의 한 종류다.

앞의 MOS는 구조를 설명하고 FET은 작동 원리를 설명한다. (전계 = 전기장(전하로 인한 전기력이 미치는 공간))이다.

MOSFET의 구조 (MOS 트랜지스터)

N형과 P형이 있다. NMOS와 PMOS라고 한다. 

- Source Gate Drain으로 이루어져있다. + Base

- Drain : 소스에서 공급된 캐리어가 채널 영역을 지나 소자 밖으로 방출되는 단자

- Source: 전류를 운반하는 캐리어를 공급 (캐리어는 전자나 양공(정공)인데 NMOS의 캐리어는 전자, PMOS의 캐리어는 양공이다)

- Gate : 전압이 가해지는 곳 (소스와 드레인 사이의 전류흐름을 제어하는 역할)

NMOS와 PMOS의 기호는 여러방식으로 그려지만, 규칙이 있다.

규칙

1. NMOS는 Base의 화살표가 들어가는 방향으로 그린다.

2. PMOS는 Gate에 원표시를 해준다. Base는 화살표가 나가는 방향으로 그린다.

2. D와 S의 위아래는 상관없다.(전류방향만 잘 표시해줄것)

MOSFET의 작동 원리

NMOS를 가지고 설명하겠다. 트랜지스터가 작동한다는 것은 Source와 Drain이 서로 연결된다는 것이다.

이것을 Channel이 형성된다고 표현한다. 

Channel은 어떻게 형성될 것인가?

- 모든 것은 Gate에 전압이 가해지면서 시작된다. 

- NMOS는 P기판 위에 만들어지고,  S와 D에 n형 도핑이 되어있다.

- 이 때 Gate에 +전압을 걸어주면 P기판의 전자가 위로 끌어올려진다. 올라간 전자는 S와 D를 이어주면서 Channel을 형성한다.

-트랜지스터는 Gate에 문턱전압(보통 0.7V)이상의 전압이 가해지면 1(ON)->0(OFF) 이 되거나 0(OFF) ->1(ON) 이 된다. (상태가 바뀐다)

BIOS (Basic Input Output System)

- 컴퓨터의 기본 입/출력장치나 메모리 등 하드웨어 작동에 필요한 명령을 모아 놓은 프로그램이다.

- ROM에 저장되어 있어 ROM-BIOS라고 한다.

- 바이오스의 CMOS를 셋업할 때 설정된 내용은 CMOS RAM에 기억되며, 메인보드의 백업 배터리에 의해 내용이 유지된다.

- 하드웨어와 소프트웨어의 중간 형태인 펌웨어(Firmware)다.

- 전원이 켜지면 POST(Power on Self Test)를 통해 컴퓨터를 점검한 후 사용가능한 장치들을 초기화한다.

CMOS에서 설정가능한 항목은

시스템 날짜와 시간, 하드디스크 타입, 부팅순서, 칩셋 설정, 전원 관리, PnP설정, 시스템 암호 설정, Anti-Virus 기능 등이 있다.

cf) PnP(Plug and Play) : 새로운 하드웨어를 설치할 때 자동으로 감지하여 하드웨어 장치를 연결하기 위한 드라이버를 설치 (자동으로 하드웨어장치 연결)